HEF4015BP double registre à décalage 4 bits

HEF4015BP double registre à décalage 4 bits

Le HEF4015B est un registre à décalage statique 4 bits à double déclenchement sur front (convertisseur série-parallèle). Chaque registre à décalage possède une entrée de données série (D), une entrée d'horloge (CP), quatre sorties parallèles entièrement tamponnées (O0 à O3) et une entrée de réinitialisation générale asynchrone (MR) prioritaire. Les informations présentes sur D sont décalées vers la première position du registre, et toutes les données du registre sont décalées d'une position vers la droite lors de la transition de l'état bas à l'état haut de CP. Une position haute sur MR efface le registre et force O0 à O3 à l'état bas, indépendamment de CP et de D. L'action de bascule de Schmitt sur l'entrée d'horloge confère au circuit une grande tolérance aux temps de montée et de descente d'horloge plus lents.